IT之家 9 月 14 日消息，台積電等半導體廠商正在加快推進麵板級扇出封裝（FOPLP）技術的研發，這一新型封裝技術正在快速獲得行業關注。

據中國台灣《工商時報》報道，供應鏈消息顯示，目前 FOPLP 機台已經出貨，客戶導入測試良率達九成，但大尺寸應用仍處於“驗證及小規模試產”階段，量產尚需考慮風險與成本。

圖源：Pixabay

IT之家注：FOPLP 的全稱是 Fan-Out Panel Level Package。半導體行業中的扇出（fan-out）是相對於扇入（fan-in）而產生的概念，其區別如下圖所示。扇入型封裝的導線重新分布層（RDL）線路和引腳都在被封裝芯片的投影麵積之內，而扇入型封裝的 RDL 線路和引腳不僅在芯片所處的投影麵積之內，而且在投影麵積的外圍也有分布。

所謂的麵板級封裝（PLP）則是相對於晶圓級封裝（WLP）來說的，就是之前采用晶圓作為載板的封裝改為采用麵板作為封裝的載板。這些載板的材質可以選擇金屬、玻璃和高分子聚合物材料。

《工商時報》介紹稱，FOPLP 的關鍵在於以方形麵板取代晶圓，相較晶圓級扇出封裝（FOWLP），FOPLP 采用矩形載板，600×600 毫米麵板麵積超過 12 英寸晶圓的五倍以上，利用率也可從約 57% 提升至 87%，從而降低單位成本並提升生產靈活性。

據《工商時報》，業界正采取“雙軌”路徑推進。一方麵，FOPLP 已進入小規模量產階段，群創光電與力成科技率先用於封裝電源管理芯片（PMIC）及電源元件等小型芯片。

另一方麵，台積電則發展自有的 CoPoS（晶圓級麵板封裝）方案，目標是為英偉達、AMD 等大型 GPU 應用提供支持，但試產仍有瓶頸。

目前，FOPLP 所用載板以金屬或玻璃為主，主流尺寸包括台積電的 310×310 毫米、力成的 515×510 毫米、日月光的 600×600 毫米，以及群創的 700×700 毫米。報道稱，力成在部署新一代激光與點膠設備後，試產良率已達 90%，預計明年可提升至 95% 以上。

在技術布局方麵，《工商時報》稱，台積電已設立專門的 FOPLP 研發團隊與產線，並投資 PLP（麵板級封裝）及 TGV（穿玻璃通孔）以推動玻璃基板的發展。原定 2027 年量產的時間表，供應鏈消息顯示有望提前。

另外，台積電今年 8 月確認將在兩年內淘汰 6 英寸晶圓產能，並整合 8 英寸產能以提升效率。據《自由財經》報道，台積電晶圓二廠（6 英寸）和五廠（8 英寸）是否會轉用於先進封裝尚待評估，但業界傳聞台積電可能將其改造為 CoPoS 產線。