国产AV蜜桃网站,蜜桃成人无码区免费视频网站,水蜜桃黄片亚洲,国产精品福利免费无码蜜桃

當前，人工智能正以前所未有的深度重塑半導體產業鏈的核心環節，而作為芯片設計的 “引擎”，EDA（電子設計自動化）領域正經曆著從傳統規則驅動向數據智能驅動的範式遷移。主流EDA廠商紛紛加大AI工具研發的投入，通過引入AI技術賦能EDA工具，助力芯片設計，這場由AI引發的技術變革，不僅在重構芯片設計的效率邊界，更在重新定義 EDA 工具的核心競爭力。

在日前舉行的CadenceLIVE中國用戶大會上，Cadence全球研發副總裁兼三維集成電路設計分析事業部總經理Ben Gu（顧鑫），圍繞AI時代算力需求催生EDA領域的變革，分享了Cadence在3D-IC以及AI領域的創新實踐。

AI推動EDA工具進化

近年來，AI引發的算力革命，在對人們的工作和生活產生影響的同時，也為半導體行業帶來機遇和挑戰。IDC的研究數據顯示，由於AI的驅動，2030年半導體市場規模將突破1萬億美元。

AI不僅驅動了芯片設計的進步，在算力需求下，也讓芯片設計變得更加複雜。更多的晶體管堆疊，更複雜的3D集成電路係統，以及領先的晶圓代工廠推動更先進的工藝節點和製造方案等，都對芯片設計係統帶來巨大的挑戰。

在Ben看來，過去二三十年EDA行業發展迅速的重要的原因之一在於受到摩爾定律驅動，而AI對於推動芯片設計流程的重塑將具有同樣的效能。新的EDA工具用來發展新一代的AI芯片，提升新一代的AI性能。同樣，新的AI技術也會被用於發展下一代的EDA技術提升EDA的性能。如此往複，推動整個行業健康加速向前發展。

“據国产AV蜜桃网站統計，2025年，已經有超過一半的客戶在使用Cadence提供的不同形式的AI工具來進行芯片設計。預計到2030年，AI在芯片設計流程中的占比將超過80%，從而使整個設計流程大幅自動化。其中，AI智能體將發揮重要作用。未來兩三年，除了為客戶提供EDA工具，国产AV蜜桃网站更希望能夠提供EDA的AI智能體。”Ben表示。

應對算力挑戰的3D-IC

人工智能的發展，特別大型神經網絡模型的訓練和推理，對算力提出極高要求。傳統的二維集成電路（2DIC），逐漸顯現出局限性，麵臨 “內存牆”“互連瓶頸” 和 “散熱極限” 等多重阻力，無法滿足人工智能對高密度計算與高帶寬內存的緊耦合要求。

因此，3D-IC成為行業在應對AI時代算力挑戰時的突破方向，通過2.5D、3D或3.5D的堆疊來進一步提高芯片算力和芯片之間的帶寬。比如，台積電一直在積極推進CoWoS等堆疊技術的創新演進。而其下一代係統級芯片封裝技術 SoW-X（System-On-Wafer），通過在Wafer上集成數十個芯片，實現RDL互聯，將能夠非常顯著地提升整體芯片算力。

在Ben看來，3D-IC將成為未來五到十年非常熱門的話題並帶來革命性的創新。同時，由於係統的複雜性，比如多個芯片堆疊在極小的芯片上將產生巨大功耗等，也為3D-IC設計帶來更多挑戰。為了讓3D-IC的設計符合需求，需要解決包括散熱、時序（Timing）、壓降分析（IR drop）等一係列問題。

據Ben介紹，今年3月，Cadence將與3D-IC相關的設計分析產品重新組合在一起，成立了全新的事業部HDA（Heterogeneous Design Analysis），通過三個層麵的創新工作，應對3D-IC所帶來的高速發展機遇和挑戰。

HDA通過集成各種3D-IC需要的分析工具（電、磁、熱、力等），並與Cadence的設計平台整合在一起。此外，国产AV蜜桃网站還計劃將所有分析產品都移植到GPU上，實現大規模的性能加速，進而訓練AI模型實現進一步加速，幫助設計工程師可以用AI模型來探索設計空間並得到最優化的設計結果。

Integrity™：助力3D-IC設計

在產品側，為應對3D-IC設計所帶來的挑戰，2021年，Cadence推出Integrity™ 3D-IC設計平台，通過集成統一的操作界麵和數據庫，將所有與3D-IC相關的設計數據（包括routing、placement等）融合在一起，為客戶提供一站式EDA工具服務。

Integrity™不僅同Cadence領先的數字和模擬領域的工具Innovus和Virtuoso緊密結合，還能與Cadence的各種分析工具，尤其是多物理場仿真分析工具結合進行係統分析，從而優化設計。

據Ben介紹，過去幾年，Cadence持續投入提升Integrity™的性能和兼容能力，目前已實現和主要的晶圓廠夥伴及封測廠商的緊密合作，且已被所有的行業頭部客戶采用，包括領先的AI廠商和服務器廠商。

3D-IC 通過堆疊多層芯片實現高密度集成，但不同芯片因功能、工藝、尺寸差異大，且堆疊方式（如 TSV 位置、RDL 布線、散熱路徑等）會直接影響整體性能。因此，Integrity™ 3D-IC中的System Planner（係統規劃器）便十分重要，能夠在芯片設計初始階段提供對整個係統的全局規劃，從而得到最佳的係統表現。同時，Integrity™ 3D-IC平台支持Cadence自研布線技術，能夠實現芯片間複雜線路的連接，考慮到先進封裝存在各種複雜布線需求，Integrity™ 3D-IC還支持自動布線和自動分組。

此外，針對Cadence的多物理場仿真解決方案，Integrity™ 3D-IC能夠實現這些工具在芯片中的內置和深度聯動，幫助客戶驗證結果並優化設計。

Voltus：全新升級

Voltus是Cadence推出的一款電源完整性分析工具，已有11年曆史。據Ben介紹，今年Cadence計劃推出新一代Voltus產品——Voltus Infinity，大幅提升Voltus內部算法，包括針對GPU加速的XD（neXt generationDynamic）、針對廣泛仿真分析覆蓋度的算法XC（eXtremeCoverage），以及針對可用性分析和調試的XU（neXt generationUser interface）等三項關鍵技術。

據了解，Voltus-XD將Wafer中所有的IR drop（壓降分析）仿真引擎從CPU遷移到GPU，通過采用Voltus的GPU分析引擎實現加速，從而大幅縮短模擬時間。

今年5月，Cadence推出了超級計算機——Millennium M2000，將 NVIDIA GPU 技術與 Cadence 的全套計算軟件及 AI 功能相結合（包括XD技術），與傳統CPU集群需要兩周的時間相比，工程師現可在一天內完成芯片級電源完整性模擬。

在提升仿真分析覆蓋度方麵，過去因為仿真性能受限等原因，通常芯片設計在進行Voltus和IR drop仿真時，隻能覆蓋20個或100個時鍾周期（Cycle）以及芯片的少部分應用。而升級後的仿真引擎Voltus-XC，可以將時鍾周期提升至百萬級別，使得芯片設計廠商能夠進行更充分的驗證，從而降低芯片設計風險，讓簽核（Sign Off）環節更加有保證。

在可用性以及可調試性方麵，Voltus -XU采用了新一代的用戶界麵，同時引入了AI助手（集成Cadence大語言模型和JedAI），便於用自然語言同EDA圖形界麵互動，debug、查詢設計結果。

AI賦能多物理場仿真

相比傳統 2D 芯片，3D-IC的優勢是 “縮小麵積、提升性能、降低功耗”，但堆疊結構也直接帶來了大規模互聯產生的散熱和“機械失效”（Mechanical Failure）等方麵的新問題。

在Cadence 的 EDA 工具生態中，Thermal/Mechanical（熱學 / 機械應力分析工具） 是其 “多物理場解決方案（Multiphysics Solution）” 的重要組成部分。

Ben Gu表示，準確的Thermal仿真對3D-IC設計至關重要，Cadence的Celsius Thermal Solver自2019年麵世以來，經過多年打磨已完全能夠應對3D-IC的設計挑戰。Celsius能夠同Innovus、Voltus有非常緊密地結合，從Voltus取得Power的數據後進行仿真分析，再將結果反饋給Voltus得到更準確的IR drop結果。目前，Celsius 3D-IC方案已經被多家頭部客戶采用。

而為應對機械失效等方麵的挑戰，據Ben介紹，Cadence即將推出Tenacity Stress Solver。為應對3D-IC多達數百萬個凸塊（bump）所帶來的複雜應力（stress） 分析問題，Tenacity 能夠提供層級化的解決方案（Hierarchical solution），借助於AI和GPU的技術加速，在不犧牲精度的情況下，提供快速的仿真解決方案。

此外，針對常規3D-IC仿真較為耗時等問題，Cadence還即將推出Celerity AI 加速解決方案，加快設計流程提升設計表現。Celerity可以通過Cadence內部生成的大量設計數據訓練仿真大模型，再交由客戶微調優化，最終用神經網絡替代傳統仿真流程，提升芯片設計效率。

結語

從 Cadence 在 AI 時代的 EDA 創新實踐中，能夠清晰地看到 AI 正從 “輔助工具” 升級為驅動 EDA 工具研發與芯片設計變革的 “核心引擎”。

在領先的EDA廠商積極創新探索下，由AI 賦能的 EDA 工具正助力芯片設計實現“降維破局”。未來，隨著 EDA AI 智能體的進一步落地、多物理場仿真與 AI 的進一步融合，EDA 工具將從 “自動化” 邁向 “自主化”，不僅能幫助芯片設計團隊更高效地突破先進工藝與複雜集成的技術壁壘，更將持續夯實 AI 芯片創新的底層根基，最終推動半導體行業在算力革命中實現更具想象力的突破。